Formation : VHDL et FPGA (3j)

Formation portée par Captronic

Prérequis : Technicien ou ingénieur en électronique ayant un bonne connaissance de l’électronique numérique (circuit logique, bascule, FIFO…)

Objectifs :

  • Assimiler les concepts et la syntaxe du VHDL
  • Mettre en œuvre le process flow VHDL depuis le codage jusqu’à la configuration.
  • Acquérir un début d’autonomie et une bonne méthodologie de conception
  • Découvrir les techniques de filtrage sur FPGA

Formateurs :

  • Christophe ALAYRAC – CRESITT Industrie
  • Rodolphe WEBER – Polytech’ Orléans

Jour 1 – VHDL/ C. Alayrac

  • Introduction aux technologies des composants,
  • Ressources internes FPGA exemple famille de quelques fabricants
  • Principes d’une conception VHDL
  • Objets VHDL
  • Opérateurs VHDL
  • Assignation concurrente
  • Assignation séquentielle
  • Code Générique
  • Compléments sur les Testbenchs
  • Règles de conception
  • Machines d’états

Jour 2 – VHDL/ C. Alayrac

  • Travaux pratiques

Le but est de passer en revue la totalité du process flow VHDL depuis le codage jusqu’à la configuration.

Le stagiaire utilisera les outils de synthèse, de simulation, de placement routage sur un design existant puis sur un code à écrire sur la base d’un cahier des charges.

Une mise en œuvre des designs sera réalisée sur carte d’évaluation Zybo7-20  (une par stagiaire)

Les PC ne sont pas mis à disposition, les stagiaires devront venir avec leur propre machine compatible avec les outils de développement Xilinx (Vivado, la version sera communiquée avant la formation)

Jour 3 – FPGA/ R. Weber : Techniques de traitement du signal sur FPGA

Prérequis : Technicien ou ingénieur en électronique ayant un bonne connaissance des FPGA et des méthodes de traitement du signal.

  • Quantification et Virgule fixe sur des opérateurs linéaires (matin) :

> Rappels sur la quantification (origine du bruit dans la conversion analog /num, le modèle statisitique, les effets sur le spectre…)
> Nombres à virgule fixe et l’arithmétique associée
> Outils mathématiques pour dimensionner la dynamique
> Application au filtrage numérique

  • L’approche polyphase et multicadence (après-midi) :

> Théorie
> Architecture pour une mise en œuvre sur un FPGA
> Formation portera sur les techniques de filtrage avec un focus sur les filtres polyphases

La journée inclut des travaux pratiques sur carte d’évaluation Zybo7-20 (une par stagiaire)

Les PC ne sont pas mis à disposition, les stagiaires devront venir avec leur propre machine compatible avec les outils de développement Xilinx (Vivado, la version sera communiquée avant la formation)

Les adhérents CRESITT peuvent bénéficier du tarif adhérent CAPTRONIC.

Date

04 - 06 Oct 2022
Expired!

Heure

All Day

Plus d'Infos

Inscription

Lieu

Le Lab'O
1 avenue du Champ de Mars - 45074 Orléans
Catégorie

Organisateur

CRESITT

Autres organisateurs

CRESITT/CAPTRONIC
Inscription