BEGIN:VCALENDAR
VERSION:2.0
METHOD:PUBLISH
CALSCALE:GREGORIAN
PRODID:-//WordPress - MECv7.32.0//EN
X-ORIGINAL-URL:https://cresitt.com/
X-WR-CALNAME:CRESITT Industrie
X-WR-CALDESC:Expert en électronique avancée, votre accélérateur technologique
X-WR-TIMEZONE:Europe/Paris
BEGIN:VTIMEZONE
TZID:Europe/Paris
X-LIC-LOCATION:Europe/Paris
BEGIN:DAYLIGHT
TZOFFSETFROM:+0100
TZOFFSETTO:+0200
TZNAME:CEST
DTSTART:20260329T030000
RRULE:FREQ=YEARLY;BYMONTH=03;BYDAY=-1SU
END:DAYLIGHT
BEGIN:STANDARD
TZOFFSETFROM:+0200
TZOFFSETTO:+0100
TZNAME:CET
DTSTART:20261025T020000
RRULE:FREQ=YEARLY;BYMONTH=10;BYDAY=4SU
END:STANDARD
END:VTIMEZONE
REFRESH-INTERVAL;VALUE=DURATION:PT1H
X-PUBLISHED-TTL:PT1H
X-MS-OLK-FORCEINSPECTOROPEN:TRUE
BEGIN:VEVENT
CLASS:PUBLIC
UID:MEC-64de166633d61c8326232568b42beef1@cresitt.com
DTSTART;TZID=Europe/Paris:20260701T000000
DTEND;TZID=Europe/Paris:20260704T000000
DTSTAMP:20251120T090315Z
CREATED:20251120
LAST-MODIFIED:20260428
PRIORITY:5
SEQUENCE:9
TRANSP:OPAQUE
SUMMARY:Formation : VHDL (3j)
DESCRIPTION:Formation portée par le Pôle Smart Power\n\nTechnicien ou ingénieur en électronique ayant un bonne connaissance de l’électronique numérique (circuit logique, bascule, FIFO…) et maîtrise des outils informatiques.\nObjectifs :\n\nAssimiler les concepts et la syntaxe du VHDL.\nMettre en œuvre le process flow VHDL depuis le codage jusqu’à la configuration.\nAcquérir un début d’autonomie et une bonne méthodologie de conception.\n\nFormateur :\n\nChristophe ALAYRAC – CRESITT Industrie\n\nJour 1\n\n\nIntroduction aux technologies des composants\nRessources internes FPGA exemple famille de quelques fabricants\nLes principes d’une conception VHDL\nLes Objets VHDL\nLes Opérateurs VHDL\nAssignation concurrente\nAssignation séquentielle\n\nTravaux pratiques : Le but est de réaliser les premiers codes VHDL de base sur des fonctions simples jusqu’à la simulation des blocs réalisés.\nJour 2\n\nCode Générique\nCompléments sur les Testbenchs\nLes règles de conception\nLes machines d’états\nTravaux pratiques :\n\nLe but est passer en revue la totalité du process flow VHDL depuis le codage jusqu’à la configuration.\nLe stagiaire utilisera les outils de synthèse, de simulation, de placement routage sur un design existant puis sur un code à écrire sur la base d’un cahier des charges.\nUne mise en œuvre des design sera enfin réalisé sur carte d’évaluation Zybo7-20  (une part stagiaire).\nLes PC seront mis à disposition avec les outils de développement.\n\nJour 3\n\nTravaux pratiques :\n\nUtilisation des ressources de la carte Zibo7-20 avec interfaçage de convertisseur analogique/numérique.\nMise en place des briques de bases à des applications de traitement du signal.\n\nLa journée inclut des travaux pratiques sur carte d’évaluation Zybo7-20 (une disponible par stagiaire lors de la formation, mais la carte n’est pas donnée à la fin de la formation).\nLes PC seront mis à disposition des stagiaires avec la suite d’outils Xilinx installée.\nFormation éligible au financement par votre Opérateur de Compétences (OPCO) hors CPF\nLes adhérents CRESITT peuvent bénéficier du tarif adhérent Pôle Smart Power.\n
URL:https://cresitt.com/evenements-cresitt/formation-vhdl-2026/
ORGANIZER;CN=CRESITT/S2E2:MAILTO:
CATEGORIES:Formations
LOCATION:Orléans (45)
END:VEVENT
END:VCALENDAR